## (19) 世界知的所有権機関 国際事務局



# 

## (43) 国際公開日 2005 年8 月18 日 (18.08.2005)

**PCT** 

# (10) 国際公開番号 WO 2005/076371 A1

(51) 国際特許分類<sup>7</sup>: H01L 31/107

(21) 国際出願番号: PCT/JP2005/001599

(22) 国際出願日: 2005年2月3日(03.02.2005)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:

特願2004-027302 2004 年2 月3 日 (03.02.2004) JP

(71) 出願人 (米国を除く全ての指定国について): エヌ ティティエレクトロニクス株式会社 (NTT ELEC-TRONICS CORPORATION) [JP/JP]; 〒1500043 東京 都渋谷区道玄坂 1 丁目 1 2番 1号 Tokyo (JP). 日本電信電話株式会社 (NIPPON TELEGRAPH AND TELE-PHONE CORPORATION) [JP/JP]; 〒1008116 東京都千代田区大手町 2 丁目 3-1 Tokyo (JP).


(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 石橋 忠夫 (ISHIBASHI, Tadao) [JP/JP]; 〒1500043 東京都渋谷区 道玄坂 1 丁目 1 2番 1号エヌティティエレクトロニクス株式会社内 Tokyo (JP). 安藤 精後 (ANDO, Seigo) [JP/JP]; 〒1500043 東京都渋谷区道玄坂 1 丁目 1 2番 1号エヌティティエレクトロニクス株式会社内 Tokyo (JP). 廣田 幸弘 (HIROTA, Yukihiro) [JP/JP]; 〒1808585 東京都武蔵野市緑町 3 丁目 9-1 1 NTT 知的財産センタ内 Tokyo (JP).

[続葉有]

(54) Title: AVALANCHE PHOTODIODE

(54) 発明の名称: アバランシ・フォトダイオード



(57) Abstract: An ultra-high-speed avalanche photodiode capable of concurrently realizing a lower operating voltage and a higher quantum efficiency in an application band. With the avalanche photodiode operating, the doping concentration distribution of each light absorption layer is determined so that a p-type light absorption layer (16), except for part thereof, keeps p-type neutrality (non-depleted light absorption layer) and a low-concentration light absorption layer (15) is depleted (depleted light absorption layer). A ratio between the thickness  $W_{AN}$  of the p-type light absorption layer (16) and the thickness  $W_{AD}$  of the low-concentration light absorption layer (15) is determined such that  $W_{AD}>0.3~\mu$  m when the thickness  $W_{A}(=W_{AN}+W_{AD})$  of a light absorption layer is under a constant condition, and the delay time of element response caused by carrier traveling occurring in a light absorption layer by light absorption is minimized.

(57)要約: 動作電圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバランシ・フォトダ イオードを提供する。アバランシ・フォトダイオードの動作状態において、p型光吸収層 (16) はその一部を除 いてp型中性(非空乏化光吸収層)を保ち、かつ、低濃度



#### 

- (74) 代理人: 谷 義一 (TANI, Yoshikazu); 〒1070052 東京都 港区赤坂 2 丁目 6-2 O Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護 が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA,

SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM),  $\exists - \neg \nu \wedge (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).$ 

#### 添付公開書類:

#### 一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

光吸収層(15)は空乏化(空乏化光吸収層)する様に、各々の光吸収層のドーピング濃度分布が決定されている。また、p型光吸収層(16)の層厚 $W_{AN}$ と低濃度光吸収層(15)の層厚 $W_{AD}$ との比は、光吸収層の層厚 $W_{AD}$ ( $=W_{AN}+W_{AD}$ )が一定の条件において、 $W_{AD}>0$ .  $3\,\mu$  mの範囲であって、かつ、光吸収により光吸収層中に発生するキャリアの走行に伴う素子応答の遅延時間を極少値にするように決定されている。

# 明細書

アバランシ・フォトダイオード

技術分野

- [0001] 本発明は超高速アバランシ・フォトダイオードに関する。 背景技術
- [0002] アバランシ・フォトダイオード(APD)は、光吸収により発生したキャリア(電子とホール)を、なだれ機構により増倍させ、その出力電流を取り出すことによりノイズの低い光レシーバとして用いるデバイスである。最近の長波長帯域用アバランシ・フォトダイオードでは、光吸収層となだれ増倍層とを分離した構造であるSAM(Separated Absorption and Multiplication)構造とされるのが一般的である。このSAM構造においては、光吸収層となだれ増倍層の電界強度を独立に制御するために、それらの層の間に電界制御層とバンドギャップ傾斜層とが設けられる。
- [0003] アバランシ・フォトダイオードは、2.5Gbit/sシステム及び10Gbit/sシステムに広 く導入されるようになり、さらに次世代の40Gbit/sシステム向けの素子としても開発 がなされつつある。
- [0004] このような超高速アバランシ・フォトダイオードの技術分野においては、比較的低速動作用の構造として従来典型的に用いられてきた構造であるところのInPをなだれ増倍層とする「ホール注入型」ではなく、高速動作の観点から有利となる「電子注入型」のアバランシ・フォトダイオードが注目されている。これまでに報告されている代表的な電子注入型のアバランシ・フォトダイオードは、光吸収層を空乏化InGaAsとし、なだれ増倍層をInAlAsとしたアバランシ・フォトダイオードである。
- [0005] 図1は、このような電子注入型のアバランシ・フォトダイオードの動作状態におけるバンドダイアグラムである。この図において、41はn型電極層、42はなだれ増倍層(InA lAs)、43は電界制御層、44はバンドギャップ傾斜層、45は低濃度光吸収層(InGa As)、46はp型電極層、47はp電極である。なお、光吸収層45は、その全域にわたって空乏化している。
- [0006] このような「電子注入型」のアバランシ・フォトダイオードの構造は高速動作に有利で

ある。しかしながら、その反面、そのなだれ増倍層として用いられるInAlAsのバンドギャップが、「ホール注入型」のアバランシ・フォトダイオードのなだれ増倍層として用いられてきたInPのバンドギャップよりも大きいため、一定の電界強度が印加された状態でのイオン化率が相対的に低くならざるを得ず、素子の動作電圧が高くなってしまうという問題がある。

- [0007] このような構造のほかに、光吸収層をp型中性層(非空乏化領域)とこれに隣接する 薄い低濃度層(空乏化領域)とで構成し、非空乏化領域であるp型中性層を主たる光 吸収層とした「電子注入型」のアバランシ・フォトダイオードの構造も報告されている(特許文献1参照)。
- [0008] 図2は、このような電子注入型のアバランシ・フォトダイオードの動作状態におけるバンドダイアグラムである。この図において、51はn型電極層、52はなだれ増倍層、53は電界制御層、54はバンドギャップ傾斜層、55は低濃度光吸収層(低濃度層)、56はp型光吸収層(p型中性層)、57はp型電極層、58はp電極である。ここで、非空乏化領域であるp型中性層はInGaAs層である。
- [0009] この構造の電子注入型のアバランシ・フォトダイオードの光吸収層は、殆どが非空 乏化領域であるp型光吸収層56により占められている。すなわちこの構造は、「光吸 収層を可能なかぎりp型とした構造」である。この図に示した構造のアバランシ・フォト ダイオードは、主として、暗電流の低減を目的とするものであるが、動作電圧の低減 化にも有効な構造である。
- [0010] ところで、所望のアバランシ・フォトダイオードの性能を得るためには、光吸収層の厚さの決定が重要である。なだれ倍増が生じない状態(pinフォトダイオード動作時)でのキャリア発生率(量子効率)が高くなければ、例えなだれ増倍を行ったとしても高いS/N比を確保できない。よって、確保すべき周波数応答帯域の範囲において光吸収層の厚さ(W<sub>A</sub>)を可能な限り厚く設計する理由はこのことによる。
- [0011] しかしながら、p型中性層を主たる光吸収層とする図2に示した構造で10Gbit/s 以上の動作速度を実現しようとすると、キャリア走行時間と量子効率とのトレードオフ の関係により、光吸収効率(量子効率)が低下してしまうという問題が生じる。これは、 空乏化したInGaAs層とp型中性のInGaAs層におけるキャリア速度は、前者の方が

遙かに大きいことに起因している。すなわち、キャリア走行時間を一定値以下となるように設計すると、p型中性のInGaAs層(p型中性層)の厚さの上限は、空乏化したInGaAs層を用いる場合の上限よりも薄くなることによるものである。

- [0012] 以下に、確保すべき周波数応答帯域の範囲における光吸収層の厚さの半定量的な見積りについて説明する。
- [0013] アバランシ・フォトダイオードは、pin型フォトダイオードに、比較的薄いなだれ増倍層を接続した構造として考えることができよう。その帯域は、pinフォトダイオードとして動作する状態の真性帯域(真性3dB帯域)から、なだれ増倍率が増加するにつれて、利得帯域積一定のラインに漸近するかたちで次第に低下する。しかるべき特性を得るには、利得帯域積とともに、pinフォトダイオード動作時の真性3dB帯域を高く保つことが重要となる。pin動作時の真性3dB帯域は、光吸収層と増倍層中のキャリア走行時間で支配される。しかしながら、通常のアバランシ・フォトダイオードの構造では増倍層は光吸収層よりもはるかに薄いので、光吸収層中のキャリア走行時間が特性決定のための支配的なファクタとなる。
- [0014] 増倍層構造は、光吸収層とはほぼ独立に設計できるものであり、倍増層のキャリア 走行時間は共通に追加されると考えて良い。よって、ここでは、光吸収層のみで決まると仮定した際の帯域を考える。電子に比べホールの飽和速度  $(v_n = 5 \times 10^6 \text{cm/s})$  ははるかに小さい。従って、光吸収層がすべて空乏化した構造(光吸収層厚 $W_{AD}$ )におけるキャリア走行時間  $\tau_D$  は $v_n$  で決まるものと近似すると、電荷制御モデルに従って、

「0015] 「数1]

$$\tau_{\rm D} = W_{\rm AD} / 3v_{\rm h} \tag{1}$$

[0016] が得られる。また、3dB帯域(f<sub>317</sub>)は、

「0017] 「数2]

$$\mathbf{f}_{\text{AdB,D}} = 1/\left[2\pi\tau_{\text{D}}\right] = \left[1/\mathbb{W}_{\text{AD}}(\mu \text{ m})\right] \times 24 \text{ GHz} \tag{2}$$

[0018] で与えられる。例えば、10Gbit/s信号を受信する素子の3dB帯域は、素子設計上の余裕を考慮すると、おおよそ $f_{ABD}=20GHz$ が目安であるから、 $W_{AD}$ は、1.  $2\,\mu$  m

WO 2005/076371 4 PCT/JP2005/001599

程度にする必要がある。このW<sub>AD</sub>の全領域にわたってホールの飽和速度を維持するためには、電界強度は50kV/cm以上、すなわち電圧は最低で6V以上が必要である。よって、なだれ増倍時の光吸収層電界強度は通常100kV/cm程度に設計するから、光吸収層部分の電圧降下は12Vとかなり大きくなる。

[0019] 一方、光吸収部分が、中性化光吸収層(濃度一定でその厚さがW<sub>AN</sub>)のみの場合には、キャリア走行時間 τ<sub>N</sub>は電子の拡散時間で決まる。p型光吸収層で発生したホールは多数キャリアであるから、ホールの運動ではなくホール電流として、電荷中性を保つように応答する。従って、ホールの輸送特性が応答速度に直接関与することはない。電子の拡散係数をDとすると、キャリア走行時間(τ<sub>N</sub>)は、

[0020] [数3]

$$\tau_{\rm N} = W_{\rm AN}^{2} / 3D_{\rm e} \tag{3}$$

[0021] となり、3dB帯域(f<sub>3dB</sub>)は、

[0022] [数4]

$$f_{3dB,N} = 1/[2\pi\tau_N] \tag{4}$$

[0023] で近似される。光吸収層にドーピング濃度 $3\times10^{17}$ cm $^3$ のInGaAsを用いると、電子の移動度が6,000cm $^2$ /Vs、拡散係数は150cm $^2$ /s程度であるから、

[0024] [数5]

$$f_{3dB,N} = \left[ 1/W_{AN}^{2} (\mu m^{2}) \right] \times 7.2 \,\text{GHz}$$
 (5)

- [0025] となる。同様に、 $f_{3dB,N}$  = 20GHzを目安として考えると、必要な $W_{AN}$  は0.  $6\mu$  m程度以下にする必要がある。中性化光吸収層を用いた場合には、キャリアを走行させるための電圧は必要ないので、素子の低電圧化には有利となる。その反面、光吸収層厚が空乏化光吸収層に比べ約半分の0.  $6\mu$  mと薄いため、1.  $5\mu$  m帯の量子効率は50%以下に留まり、感度の高いアバランシ・フォトダイオードを実現することが難しくなる。
- [0026] このように、アバランシ・フォトダイオードに望まれている動作電圧の低電圧化を中 性化光吸収層を用いることで実現しようとすると、10Gbit/s以上で高速動作する素

子の量子効率が低くなってしまうという問題が生じる。

[0027] 特許文献1:日本国特許第3141847号公報 発明の開示

- [0028] 本発明はこのような問題に鑑みてなされたもので、その目的とするところは、動作電 圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバラン シ・フォトダイオードを提供することにある。
- [0029] 本発明は、このような目的を達成するために、第1の実施態様に係る発明は、n型電極層と、なだれ増倍層と、電界制御層と、バンドギャップ傾斜層と、層厚 $W_A$ の光吸収層と、p型電極層とが順次積層された積層体を備えているアバランシ・フォトダイオードであって、前記光吸収層は、前記p型電極層側に設けられた層厚 $W_{AN}$ のp型層と前記バンドギャップ傾斜層側に設けられた層厚 $W_{AD}$ の低濃度層との接合により構成されており、前記p型層および前記低濃度層の各々のドーピングプロファイルは、素子動作状態において、前記p型層については前記低濃度層との接合界面近傍領域を除いてp型中性状態を維持する一方、前記低濃度層については空乏化するように決定されているとともに、前記p型層の層厚 $W_{AN}$ と前記低濃度層の層厚 $W_{AD}$ との比が、光吸収により前記光吸収層中に発生するキャリアの走行に伴う素子応答の遅延時間を $\tau_{DL}$ 、前記p型層に起因する遅延時間を $\tau_{DL}$ 、前記光吸収層の全域を前記低濃度層とした場合の遅延時間を $\tau_{DL}$ とした場合に、前記光吸収層の層厚 $W_{AN}$ ( $W_{AD}$ )が一定の条件において、次式を満足するように決定されていることを特徴とする。

[0030] [数6]

$$\tau_{\rm D} > \tau_{\rm total} = (W_{\rm AD} \times \tau_{\rm D1} + W_{\rm AN} \times \tau_{\rm N2}) / W_{\rm A}$$

- [0032] 第3の実施態様に係る発明は、第1の実施態様に係るアバランシ・フォトダイオード

において、前記p型層および前記低濃度層は、InGaAsP混晶半導体から成り、素子動作時における前記低濃度層の空乏化厚が $0.3\mu$  mよりも厚い  $(W_{AD}>0.3\mu$  m)ことを特徴とする。

- [0033] 本発明によれば、従来のアバランシ・フォトダイオードに比べて動作電圧の大幅な 低電圧化が可能となり、より信頼性の高い素子の実現と、光レシーバの低電力化を 図ることができる。また、求められる帯域に対して量子効率が最大(すなわち受信感 度が最良)となる素子設計を可能とする。
- [0034] このように本発明は、動作電圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバランシ・フォトダイオードを提供するものであり、例えば、10 Gbit/s領域を含む超高速光レシーバの安定化と高性能化に寄与するものである。 図面の簡単な説明
- [0035] [図1]図1は従来の典型的な電子注入型アバランシ・フォトダイオードの、動作時におけるバンドダイアグラムである。

[図2]図2は特許文献1に開示されている電子注入型アバランシ・フォトダイオードの、 動作時におけるバンドダイアグラムである。

[図3A]図3Aは本発明のアバランシ・フォトダイオードの断面構造の模式図である。 [図3B]図3Bは本発明のアバランシ・フォトダイオードの動作時におけるバンドダイアグラムである。

[図4]図4はキャリア走行に伴う素子応答の遅延時間 $(\tau_{total})$ と3dB帯域の、中性化光 吸収層の厚さ $W_{AN}$ 依存性の計算例について説明するための図である。

[図5A]図5Aは本発明のアバランシ・フォトダイオードの、pin-PD動作時のキャリア 走行時間と3dB帯域の変化を説明するための図であって、 $W_A=W_{AD}+W_{AN}=0.8$   $\mu$  m、 $D_e=150 {\rm cm}^2/{\rm s}$ 、 $v_h=5\times 10^6 {\rm cm}/{\rm s}$ として  $\tau_{total}$  と $t_{total}$  を計算した例を説明するための図である。

[図5B]図5Bは本発明のアバランシ・フォトダイオードの、pin-PD動作時のキャリア走行時間と3dB帯域の変化を説明するための図であって、最適化された際に $f_{3dB}$ =80 GHzとなる構造とした場合の  $\tau_{total}$  と $f_{3dB}$ を計算した例を説明するための図である。 発明を実施するための最良の形態

[0036] 以下に、図面を参照して本発明の実施の形態について説明する。 (第1の実施形態)

図3AおよびBは、本発明のアバランシ・フォトダイオードの構成例を説明するための図であり、図3Aは断面図、図3Bは動作時におけるバンドダイアグラムである。これらの図において、11はn型InPのn型電極層、12はInPのなだれ増倍層、13はInPの電界制御層、14はInGaAsPのバンドギャップ傾斜層、15は低濃度InGaAsの低濃度光吸収層、16はp型InGaAsのp型光吸収層、17はp型InGaAsPのp型電極層、18および19は金属電極でありそれぞれn電極およびp電極である。なお、p型光吸収層16および低濃度光吸収層15は、InGaAsに限らずInGaAsP混晶半導体としてもよい。

- [0037] このアバランシ・フォトダイオードは、その動作状態において、p型光吸収層16はその一部を除いてp型中性(非空乏化光吸収層)を保ち、かつ、低濃度光吸収層15は空乏化(空乏化光吸収層)する様に、各々の光吸収層のドーピング濃度分布が決定されている。
- [0038] 光吸収層に光信号が与えられると、p型光吸収層16と低濃度光吸収層15にそれぞれ電子/ホール対が発生する。p型光吸収層16中の電子は、p型電極層17で形成されたポテンシャルバリアに阻まれ、空乏化している低濃度光吸収層15へと拡散する。それと同時に、空乏化している低濃度光吸収層15中の電子とホールは、それぞれ電界により逆方向にドリフトして低濃度光吸収層15の両側へと流れる。これら2つの光吸収層領域で発生した電子は、InGaAsPのバンドギャップ傾斜層14およびInPの電界制御層13を介してなだれ増倍層12に達し、インパクトイオン化(なだれ倍増)を起こす。
- [0039] 光吸収層内で電圧降下が生じるのは、空乏化している低濃度光吸収層15の部分のみである。よって、同様のなだれ増倍層を用いるならば、光吸収層がすべて空乏化している従来のアバランシ・フォトダイオードに比べ動作に必要な電圧は低下する。例えば、十分な量子効率を確保するため、光吸収層厚を1.2 μ mとした構造においては、従来の光吸収層全域にわたって空乏化させる典型的な構造では、光吸収層の電圧降下は12V程度になる。一方、本発明のアバランシ・フォトダイオードによ

れば、例えば、空乏化している低濃度光吸収層15の層厚を $W_{AD}$  = 0.  $7 \mu$  m、p形光 吸収層16の層厚を $W_{AN}$  = 0.  $5 \mu$  mとすると、なだれ増倍動作時の光吸収層電界を1 00 kV/cmと仮定して、そこでの電圧降下は7Vとなり、必要なアバランシ・フォトダイオードの動作電圧は5V低減する。

- [0040] これに対して、図2に示した「光吸収層を可能なかぎりp型とした構造」は、動作電圧 の低減には適しているものの、上述したように、一定以上の動作帯域(例えば10Gbi t/s動作)を確保する場合には効率が低下してしまうという制約を回避することができない。
- [0041] 図4は、光吸収層の総厚を1.  $2\mu$  mとした場合の本発明のアバランシ・フォトダイオードについての、キャリア走行に伴う素子応答の遅延時間 ( $\tau_{total}$ )と3dB帯域の、P型光吸収層の厚さ( $W_{AN}$ ) 依存性の計算例を説明するための図である。この図から、動作帯域に関しては、 $W_{AD}$ =0.  $7\mu$  m、 $W_{AN}$ =0.  $5\mu$  mの条件で、従来形APDと同程度の性能が実現できることが読み取れる。
- [0042] 結局、本発明によれば、従来のAPDと同一の量子効率と動作速度を保ちながら、動作電圧を5V低減させることができる。なお、動作速度に関しては、次の「第2の実施形態」で詳しく説明するように、「一定の光吸収層厚の条件において、空乏化光吸収層とp型光吸収層を組み合わせた構造」は、従来のアバランシ・フォトダイオードに比較してより高い帯域を実現可能なパラメータの範囲が常に存在する。
- [0043] ここで、特許文献1に記載されているアバランシ・フォトダイオードと本発明のアバランシ・フォトダイオードの相違点について説明すると以下のとおりである。すなわち、目的においては、特許文献1に記載されているアバランシ・フォトダイオードが「暗電流の経時劣化」を改善するのに対して、本発明は「低電圧化と高量子効率化の両立の実現」を目的としている。
- [0044] そして、それらの構成においては、特許文献1に記載されているアバランシ・フォトダイオードが、「空乏化する光吸収層の層厚を薄くする」ことにより、表面積の極小化の効果として「暗電流の経時劣化」が抑制され、安定な暗電流特性・高信頼性が実現できることとなる。これに対して、本発明は「キャリアの全走行時間を極少値にするように空乏化領域と非空乏化領域の厚みを決定」することにより「低電圧化と高量子

効率化の両立の実現」を可能としている。

[0045] このような構成上の差異の結果、特許文献1に記載されているアバランシ・フォトダイオードにおいては、空乏化領域と非空乏化領域の厚みは独立に定められる。これに対し、本発明においては、空乏化領域と非空乏化領域の厚みは、これらの領域が構成する光吸収層の総厚みが一定という条件の下で、キャリアの全走行時間を極少値にするように空乏化領域と非空乏化領域の厚みが決定(最適化)される。

[0046] なお、図2に示した構造のアバランシ・フォトダイオードと暗電流レベルを比較すると、本発明のアバランシ・フォトダイオードの空乏化光吸収層の方が厚いために、この空乏化光吸収層の厚さが暗電流の増加の原因となりうる。しかしこのような暗電流は、表面の電界強度を下げるためにガードリング構造を設けたアバランシ・フォトダイオードとして、回避することが可能である。

### [0047] (第2の実施形態)

本発明のアバランシ・フォトダイオードのpin-PD動作時における帯域において、空乏化光吸収層およびp型光吸収層の各層独立でのキャリア走行時間を求めると、基本的に式(1)および式(3)に従って、p型光吸収層のキャリア走行時間として $\tau_{N}=W^{2}/3D_{0}$ が得られる。また、アバランシ層は層厚が薄いのでその部分の影響を無視すると、空乏化光吸収層のキャリア走行時間として $\tau_{D}=W_{AD}/3v_{0}$ が得られる。

[0049] [数7]

$$\tau_{D} = \Delta Q_{D} / \Delta I_{D}, \quad \tau_{N} = \Delta Q_{N} / \Delta I_{N}$$
 (6)

[0050] の関係をもつ。ここで全光吸収層厚を $W_A=W_{AN}+W_{AN}$ とすると、各層同時にキャリアが発生する際、全キャリア走行時間  $\tau_{total}$ は、一般には、単純な和  $(\tau_D+\tau_N)$ とはならない。なぜならば、一般の構造では、空乏化層"D1"と中性層"N2"とで発生したキャリアは互いの領域の電荷密度に影響を与えるために、互いの領域の電荷増分  $(\Delta Q_{N1} \mathcal{E} \Delta Q_{D2})$ の項が加わるからである。結局、空乏化層"D1"と中性層"N2"のキャリ

ア発生による電荷量変化  $(\Delta Q_{D1} + \Delta Q_{N1})$ 、及び  $\Delta Q_{N2} + \Delta Q_{D2}$ )、と電流変化  $(\Delta I_{D2})$  及び  $\Delta I_{N1}$ )との関係は、

[0051] [数8]

$$\tau_{D1} = (\Delta Q_{D1} + \Delta Q_{N1}) / \Delta I_D, \quad \tau_{N2} = (\Delta Q_{N2} + \Delta Q_{D2}) / \Delta I_N \tag{7}$$

[0052] で与えられる。ここで、 $\tau_{\text{DI}} \ge \tau_{\text{D}}$ および $\tau_{\text{N2}} \ge \tau_{\text{N}}$ である。

[0053] しかしながら、電子とホールの速度が極端に異なるInP系半導体を用いた電子注入 構造においては、光吸収層以外の層の走行時間を無視した場合、

「0054] 「数9]

$$\tau_{\text{total}} = (W_{\text{AD}} \times \tau_{\text{D1}} + W_{\text{AN}} \times \tau_{\text{N2}}) / W \tag{8}$$

[0055] で近似され、 $\tau$  と  $\tau$  のそれぞれが、層厚で比例配分された和の形となる。

[0056] 式(8)のように単純化できる理由は以下のとおりである。電子速度がホール速度よりも十分に大きいと、p型光吸収層から空乏化光吸収層に注入された電子電荷は、空乏層の電荷状態(ほとんどホールで決まる)をわずかしか変化させない。一方、空乏化光吸収層で発生したホールがp型光吸収層に流れ込む際には、そこが中性であるがゆえに電荷を誘起しない。従って、 $\Delta Q_{N1} = \Delta Q_{D2} = 0$ の条件が成立し、全電荷量の変化は、 $\Delta Q_{D1} + \Delta Q_{N2}$ と近似される。全電荷に対する走行時間は、電流変化分について和 $(=\Delta I_{D} + \Delta I_{N})$ を取り、

[0057] [数10]

$$\tau_{total} = (\Delta Q_{D1} + \Delta Q_{N2}) / (\Delta I_D + \Delta I_N), \tag{9}$$

[0058] が得られ、さらに、 $\Delta$ I と $\Delta$ I は対応する層厚W およびW に比例するので、式(8 ) および式(9)から、

「0059] 「数11]

$$\tau_{\text{total}} \doteq (\Delta I_{D} \times \tau_{D1} + \Delta I_{N} \times \tau_{N2}) / (\Delta I_{D} + \Delta I_{N})$$

$$\doteq (W_{AD1} \times \tau_{D} + W_{AN} \times \tau_{N}) / (W_{AD} + W_{AN})$$

$$= (W_{AD}^{2} / 3v_{h} + W_{AN}^{3} / 3D_{e}) / W_{A}$$

$$= [(W - W_{AN})^{2} / 3v_{h} + W_{AN}^{3} / 3D_{e}] / W_{A}$$

$$(1 0)$$

[0060] となる。

帯域は $f_{3dB} = 1/[2\pi\tau_{total}]$ で近似されるので、式(10)の $\tau_{total}$ が最小になる様に $W_{AD}$ と $W_{AN}$ を定めることにより本発明のアバランシ・フォトダイオードの帯域を最適化できる。

[0061] W<sub>を一定とした場合には、式(10)は、</sub>

[0062] [数12]

$$W_{AN} = \left[ -2D_e/3v_h + \left[ (2D_e/3v_h)^2 + 8WD_e/3v_h \right] n^{0.5} \right] / 2$$
 (1.1)

[0063] で極少値を取り、それから外れると  $\tau$  は増大し、f は低下する。

[0064] ここで重要なことは、一定の全光吸収層幅 $W_A = W_{AD} + W_{AN}$ の条件において、空乏化光吸収層とp形光吸収層を組み合わせた構造とすることにより帯域が増大することである。また、 $\tau$  の極少点は、明らかにWに対して単調増加関数であるから、一定の $\tau$  ないしf に対して、 $\tau$  の極少点を与える $W_{AD}$ と $W_{AN}$ の組み合わせは、 $W_A$ の最大値、すなわち量子効率最大の点を与えることが理解される。

[0065] (第3の実施形態)

以下では、本発明のアバランシ・フォトダイオードの具体的な構造について、帯域f<sub>3</sub>が最大となるW<sub>AD1</sub>とW<sub>AD1</sub>の組み合わせについて説明する。ここでは、構造例として、40Gbit/sアバランシ・フォトダイオードを念頭において考える。

- [0066] 図5Aは、 $W_{AD} + W_{AD} = 0.8 \, \mu \, m$ 、 $D_{e} = 150 \, \mathrm{cm}^{2}/\mathrm{s}$ 、 $v_{h} = 5 \times 10^{6} \, \mathrm{cm}/\mathrm{s}$ として $\tau_{total}$  と $f_{3dB}$ を計算した例を説明するための図である。p形光吸収層厚を $W_{AD} = 0.3 \, \mu \, m$ 、空乏化光吸収層厚を $W_{AD} = 0.49 \, \mu \, m$ とする、 $\tau_{total}$  が最小値2.8ps、 $f_{3dB}$  が最大値55GHzとなることが分かる。すなわち、p形光吸収層のみの構造における $f_{3dB}$  (11GHz)もしくは空乏化光吸収層のみの構造における $f_{3dB}$  (30GHz)に比べ、飛躍的な帯域の増大が見込まれる。
- [0067] アバランシ・フォトダイオードの動作は、利得帯域積により制限を受け、おおよそ20 OGHz程度が限界と考えられている。意味のあるなだれ増倍利得M(例えばM=2. 5)を得ることができる帯域は最大で約80GHzである。
- [0068] 図5Bは、全光吸収層厚を0.6 $\mu$  mと一定とし、最適化された際に $f_{_{34B}}$ =80GHzと

なる構造とした場合の  $\tau$  と  $f_{\text{total}}$  と  $f_{\text{3dB}}$  を 計算した例を説明するための図である。この図から、最大の  $f_{\text{3dB}}$  を 与える  $f_{\text{2dB}}$  と  $f_{\text{2dB}}$ 

- [0069] なお、上述した第2の実施形態および第3の実施形態では、説明の複雑化を避けるために、電荷制御モデルに基づく説明を行ったが、本発明を実施するためには電荷制御モデル以外の手法を適用することが可能なことはいうまでもない。例えば、素子中のキャリアの速度電界特性を用いて連続の式をベースにした手法や、モンテカルロ計算による手法を用いることにより、本発明の基本となるアバランシ・フォトダイオードの構成法に関する指針に何ら変更を加えることなく、より精度の高い構造最適化が可能である。
- [0070] また、これまでの実施形態の説明においては、p型光吸収層中の電子輸送を拡散メカニズムに基づいて取り扱ったが、バンドに傾斜をつけて擬電界を与えた構造もキャリア走行時間の短縮化には有効である。この構造を採用する場合の最適なW<sub>AN</sub>とW<sub>AN</sub>の比率は、p型光吸収層中の電子輸送が拡散のみの場合とは異なってくるものの、本発明の基本思想である「キャリアの全走行時間を極少値にする」という思想に基づいて素子設計することができる。

# 産業上の利用可能性

[0071] 本発明は、動作電圧の低電圧化と使用帯域での高量子効率化とを同時に実現可能な超高速アバランシ・フォトダイオードの提供を可能とする。

# 請求の範囲

[1] n型電極層と、なだれ増倍層と、電界制御層と、バンドギャップ傾斜層と、層厚W<sub>A</sub>の 光吸収層と、p型電極層とが順次積層された積層体を備えているアバランシ・フォトダ イオードであって、


前記光吸収層は、前記p型電極層側に設けられた層厚W<sub>AN</sub>のp型層と前記バンド ギャップ傾斜層側に設けられた層厚W<sub>AD</sub>の低濃度層との接合により構成されており、 前記p型層および前記低濃度層の各々のドーピングプロファイルは、素子動作状態 において、前記p型層については前記低濃度層との接合界面近傍領域を除いてp型 中性状態を維持する一方、前記低濃度層については空乏化するように決定されているとともに、

前記p型層の層厚 $W_{AN}$ と前記低濃度層の層厚 $W_{AD}$ との比が、光吸収により前記光吸収層中に発生するキャリアの走行に伴う素子応答の遅延時間を $\tau_{DL}$ 、前記p型層に起因する遅延時間を $\tau_{DL}$ 、前記低濃度層に起因する遅延時間を $\tau_{DL}$ 、前記光吸収層の全域を前記低濃度層とした場合の遅延時間を $\tau_{DL}$ とした場合に、前記光吸収層の層厚 $W_{AN}$ ( $=W_{AN}$ )が一定の条件において、次式を満足するように決定されていることを特徴とするアバランシ・フォトダイオード。


#### 「数1]

$$\tau_{\rm D} > \tau_{\rm total} = (W_{\rm AD} \times \tau_{\rm D1} + W_{\rm AN} \times \tau_{\rm N2})/W_{\rm A}$$


- [2] 前記p型層の層厚 $W_{AN}$ と前記低濃度層の層厚 $W_{AD}$ との比は、 $[(W_{AD} \times \tau_{DI} + W_{AN} \times \tau_{DI})/W_{AN}]$ が極小値をとるように決定されていることを特徴とする請求項1に記載のアバランシ・フォトダイオード。
- [3] 前記p型層および前記低濃度層は、InGaAsP混晶半導体から成り、素子動作時に おける前記低濃度層の空乏化厚が0.  $3\mu$  mよりも厚い  $(W_{AD}>0.3\mu$  m)ことを特徴 とする請求項1に記載のアバランシ・フォトダイオード。




[図2]









[図3B]




[図4]



[図5A]





# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/001599

		101/012	1005/002555			
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H01L31/107						
According to International Patent Classification (IPC) or to both national classification and IPC						
B. FIELDS SE	EARCHED					
Minimum documentation searched (classification system followed by classification symbols)  Int.Cl <sup>7</sup> H01L31/107						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2005 Kokai Jitsuyo Shinan Koho 1971-2005 Toroku Jitsuyo Shinan Koho 1994-2005						
Electronic data l	pase consulted during the international search (name of d	lata base and, where practicable, search to	erms used)			
C. DOCUMEN	NTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant passages	Relevant to claim No.			
Y	Y. MURAMOTO et al., 'InP/InGa structure maximising bandwidt Electronics Letters, 2003, Vo pages 1749 to 1750	h and efficiency',	1-3			
Y	JP 2004-31707 A (NTT Electron Kaisha), 29 January, 2004 (29.01.04), Full text; all drawings (Family: none)	nics Kabushiki	1-3			
А	JP 61-198688 A (NEC Corp.), 03 September, 1986 (03.09.86) Full text; all drawings (Family: none)	,	1-3			
× Further do	ocuments are listed in the continuation of Box C.	See patent family annex.				
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered			ation but cited to understand			
"E" earlier application or patent but published on or after the international "X" document of particular		1 1 , , , e	laimed invention cannot be			
filing date  "L" document which may throw doubts on priority claim(s) or which is		step when the document is taken alone				
cited to establish the publication date of another citation or other special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means		"Y" document of particular relevance; the considered to involve an inventive scombined with one or more other such	step when the document is			
"P" document published prior to the international filing date but later than the		being obvious to a person skilled in the "&" document member of the same patent f	eart			
Date of the actual completion of the international search 06 April, 2005 (06.04.05)		Date of mailing of the international sear 26 April, 2005 (26	*			
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2005/001599

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2000-22197 A (NEC Corp.), 21 January, 2000 (21.01.00), Full text; all drawings & US 6104047 A	1-3

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl.7 H01L31/107

#### B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.Cl.7 H01L31/107

### 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2005年

日本国実用新案登録公報

1996-2005年

日本国登録実用新案公報

1994-2005年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

U.				
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号		
Y	Y. Muramoto Et. Al., 「InP/InGaAs pin photo structure maximising	1-3		
	bandwidth and efficiency], Electronics Letters, 2003, Vol. 39, No. 24, p. 1749-1750			
Y	JP 2004-31707 A(エヌティティエレクトロニクス株式会社)	1–3		
	2004.01.29, 全文,全図(ファミリーなし)			
*				

#### C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- \* 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願目前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

06.04.2005

国際調査報告の発送日

26.04.2005

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員)

2K 9814

道祖士 新吾

電話番号 03-3581-1101 内線 3255

# 国際調査報告

C(続き).			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
A	JP 61-198688 A(日本電気株式会社)1986.09.03 全文,全図(ファミリーなし)	1–3	
A	JP 2000-22197 A(日本電気株式会社)2000.01.21 全文,全図 & US 6104047 A	1-3	
	- -		
	- 1 -		
,			
	4		
	•		
×			